搜索资源列表
System09
- BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chip Designed with Xilinx XC2S300e Spartan 2+ FPGA. Implemented With BurchED B5-X300 FPGA board, B5-SRAM module, B5-CF module and B5-FPGA-CPU-IO
8051core_vhdl
- 8051的内核(vhdl) This is version 1.1. of the MC8051 IP core. 在FPGA上运行.供有精力的人研究.-8051 kernel (vhdl) This is version 1.1. Of the M C8051 IP core. FPGA operation. have the energy for the study.
learn_RS_coding
- 自己根据网上已有程序改写的(127,115)RS编码,有详细的注释及对FPGA实现算法的改写(参考try123.m),希望可以让大家少走弯路-(127,115) rs encoder/decorder with detailed annotations.
Micro-program
- 微程序控制电路是CPU 控制器的核心电路,控制产生指令执行时各部件协调工作所需的所有控制信号,以及下一条指令的地址。微程序控制器的组成如图6-12 所示,主要由三个部分组成,分别是微指令控制电路、微地址寄存器和微指令存储器lpm_rom 其中微指令控制电路用组合电路对指令中的1[7..2] 、操作台控制信号SWA 和SWB 的状态、状态寄存器的输出状态FC 、FZ ,产生微地址变化的控制信号,实现对微地址控制:微地址寄存器控制电路的基本输入信号是微指令存储器的下地址字段M[6..1] ,同时还受
bch155
- 一种纠3错BCH译码器的FPGA设计文章基于一种较新颖的纠3错BcH码逐步译码算法和结构原型,提出了BCH 译码器的完整实用化结构,采用FPeA设计并实现了纠3错BCH(31,16)译码器。该译码 方案的特点是主体结构通用、资源占用少、运行速度高,非常适合于需要对传输帧的帧头实 施特殊保护的数据传输应用场合。 主题词壁垒旦堡璺塑三堡£里堡垒 O 引-Based on a noVel step.by—step decoding algorithm and its stnIctu
fufenjieqi
- 基于FPGA的复分接器,包括了M序列码的产生,2路数据复接,数据分接(包括巴克码的判断)。-FPGA-based compound splitters, including M sequence code generation, 2 channel data multiplexing, data tap (including the Barker code to judge).
fsh
- 这是我的毕业可用8位的LED显示,有小数点的。设计哦,可以用的。可供参考-VHDL-based digital frequency meter With the rapid development of electronic technology, FPGA/CPLD appear in its high-speed, high reliability, series parallel mode of outstanding merit widely used in the electronic
84f704a6df6c
- 介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。-MC145159 PLL frequency synthesizer design and realization of PLL frequency synthesizer the basic principles of integrated PLL chip M C 145159 work characteristic
86verilog
- 以FPGA 芯片为平台构建了数字信号滤波实时处理模块, 给出了 50Hz 陷波器的切比雪夫Ê 型 IIR 数字 滤波器 4 阶级联的结构, 提出了对滤波器系数量化的逼近方法, 完成了基于 FPGA 的陷波器实现, 并成功地实现了 对含有工频 50Hz 噪声干扰的心电信号的滤波处理, 通过与M at lab 计算所得到的滤波处理效果进行比较分析, 结 果表明: 基于FPGA 采用切比雪夫Ê 型 4 级级联结构的 IIR 数字滤波器的误差满足设计要求- W ith t
mxulie
- 基于FPGA的M序列的产生,论文资料,解释清楚-M-sequence based on the generation of FPGA, the paper information, to explain
31241213verilog_uart_NO
- FPGA串口通讯例程,经我修改绝对可用; 默认48M,9600-8-1/2,如果时钟不同只需修改时钟分频数即可。-The FPGA serial interface communication by the modified routine, absolute can be used The default 48 M, 9600-8-1/2, if the clock different modify it only clock points frequency can.
2011-diansai-E
- 2011年 电赛 E题 简易数字信号传输性能分析仪FPGA信号发生部分 包括m序列,伪随机序列,曼彻斯特编码 程序 和单片机部分程序-2011 CEC E title simple digital signal transmission performance analyzer FPGA signal part of the program and single-chip part of the program
1
- 基于fpga的bpsk实现 module psk(clk,clr,fcw,angle,M,EN,psk_output) input[31:0]fcw //载波频率 input[9:0]angle //载波相位 input clk,clr input M,EN //M为 -vhdl bpsk fpga dpsk module psk(clk,clr,fcw,angle,M,EN,psk_output) input[31:0]fcw //载波频率 input[9:0]angle /
ber_tester_m
- 基于FPGA的误码测试仪 (已注释) --锁相环-M序列生成模块--数据接口模块- --模拟信道模块---本地M序列生成模块--同步模块--误码统计模块--显示模块--FPGA-based BER tester
frequency-meter
- 开发环境是quartus ii,是学校的一个FPGA实验,计算一个信号的频率,这个是我做得最好的一个作品,调试成功。压缩包里包含题目要求以及我做好的模块。-Development environment is quartus ii, an FPGA experimental school, calculate the frequency of a signal, this is I' m doing the best work, debugging success. The compres
MII
- 以太网MII芯片配置接口的VHDL设计,配置PHY芯片的模块设计-Ethernet MII chip configuration interface VHDL design, configuration PHY chip module design
fpga代码
- 实现了m序列产生,同步信号提取功能,实现了所有功能(The m sequence is generated and the synchronous signal extraction function is realized)
m_sequence
- 基于fpga verilog语言生成的m序列。(Generating m sequences based on FPGA)
Empety
- hi guys what up it m=
programme stabilite
- fbdhtg gfngnhgf j mn nmj,m vgvcx